성능을 고려한 로직 에뮬레이션 시스템의 개발에 관한 연구
페이지 정보
작성일 22-10-10 12:47
본문
Download : 성능을 고려한 로직 에뮬레이션 시스템의 개발에 관한 연구.hwp
· 시스템 설계로 발전하는 추세에 따라서 설계시 하드웨어와 소프트웨어를 동시에 고려하여 구현하는 추세이다.
1.1 연구 배경
최근의 집적회로 기술 동향은 기술의 발전에 따라서 매우 급격히 변하고 있는 실정이다. 본 장에서는 로직 에뮬레이션의 특징 및 유용성에 대하여 먼저 기술하고, 기존에 개발된 여러 로직 에뮬레이션 시스템들에 대하여 introduction한다.
· 하…(To be continued )
성능을 고려한 로직 에뮬레이션 시스템의 개발에 관한 연구
순서
다. 성능을고려한로직에뮬 , 성능을 고려한 로직 에뮬레이션 시스템의 개발에 관한 연구공학기술레포트 ,
레포트/공학기술
성능을 고려한 로직 에뮬레이션 시스템의 개발에 관한 연구에 대한 reference(자료)입니다. 로직 에뮬레이터를 이용하면 설계 회로의 검증, 프로토타이핑 (prototyping) 등을 빠른 시간 내에 수행할 수 있는 advantage이 있다 이러한 advantage으로 인하여 최근에는 여러 가지 DSP 시스템, CPU 등의 에뮬레이션 (emulation)을 성공적으로 수행하는 등 [1], 여러 분야에서 널리 사용되고 있으며 앞으로의 수요는 더욱 증가할 것으로 展望(전망) 된다
본 논문에서는 로직 에뮬레이션 시스템의 개발에 관하여 기술한다. 기술 동향은 다음과 같이 간단히 요약할 수 있다
· 기술이 급속히 발전함에 따라 제품의 수명이 짧아지고 있다 따라서, 설계에서 제품화까지의 시간이 경쟁력 확보에서 매우 중요한 문제가 되었다.
성능을고려한로직에뮬
,공학기술,레포트
Download : 성능을 고려한 로직 에뮬레이션 시스템의 개발에 관한 연구.hwp( 81 )
설명
요 약
제 1 장 서 론 ....................................................... 1
1.1 연구 배경 ................................................. 1
1.2 로직 에뮬레이터 ........................................... 3
1.3 로직 에뮬레이션의 장, 단점 ................................ 7
1.4 로직 에뮬레이터에 사용되는 칩 ............................ 14
1.5 연구 개요 및 구성 ........................................ 18
제 2 장 기존의 에뮬레이션 시스템 ................................... 20
2.1 MARS ..................................................... 20
2.2 Realizer ................................................. 21
2.3 Enterprise ............................................... 22
2.4 FPCB ..................................................... 24
2.5 COBRA .................................................... 25
2.6 AnyBoard ................................................. 26
2.7 Virtual Computer ......................................... 27
2.8 Splash2 .................................................. 29
제 3 장 에뮬레이터의 하드웨어 구조 설계 ............................ 30
3.1 에뮬레이션 보드 내의 FPGA 연결 구조 설계 ................. 31
3.2 에뮬레이션 보드 내의 FPGA 연결 구조 비교 ................. 36
3.3 에뮬레이션 보드간의 연결 구조 설계 ....................... 45
제 4 장 에뮬레이터의 컴파일러 개발 ................................. 53
4.1 FPGA 칩을 위한 분할 ...................................... 54
4.2 클러스터를 이용한 분할 방법 .............................. 58
4.3 Custom Board를 위한 성능을 고려한 분할 ................... 60
4.4 Custom Board를 위한 분할 實驗 결과 ....................... 74
4.5 에뮬레이터를 위한 배선을 고려한 분할 ..................... 82
4.6 에뮬레이터를 위한 배선을 고려한 분할 實驗 결과 ........... 91
제 5 장 에뮬레이션 實驗 결과 ....................................... 93
5.1 로직 에뮬레이터의 구현 ................................... 93
5.2 여러 가지 Counter 들의 에뮬레이션 ....................... 102
5.3 CR8010 마이크로프로세서 에뮬레이션 ...................... 103
5.4 자동 영상 안정화 시스템 (AIS) 에뮬레이션 ................ 105
5.5 ADPCM 에뮬레이션 ........................................ 109
제 6 장 결 론 .................................................... 111
[bibliography] ......................................................... 113
ABSTRACT ........................................................... 119
제 1 장 서 론
최근에 집적회로 설계 및 공정 기술이 급격히 발달함에 따라 설계 시스템의 규모가 커지고 복잡해지는 추세이며, 시장에서의 경쟁은 더욱 치열해지므로 빠른 시간 내에 우수한 제품을 개발하지 않으면 경쟁력을 확보할 수 없다. 그러므로, 빠른 시간 내에 효율적으로 설계된 회로를 구현하고 검증하기 위한 로직 에뮬레이터 (logic emulator)의 necessity 이 크게 증가하고 있다 로직 에뮬레이터는 program 가능한 칩들을 사용하여 설계된 회로를 쉽게 하드웨어로 구현할 수 있도록 개발된 시스템이다.
· Submicron 공정 기술이 발전하고 있다
· 공정 기술 등의 발전에 따라 설계 시스템의 복잡도가 날로 증가하고 있다
· 시스템이 복잡해짐에 따라 마이크로프로세서, DSP, 통신, 가전 등의 시스템들을 통합하여 대규모 시스템으로 설계하는 추세이다.
성능을 고려한 로직 에뮬레이션 시스템의 개발에 관한 연구에 대한 자료입니다.
